通常在串口控制器上会有两个FIFO用作接收和发送的缓冲,至少在我所接触的几款CPU是这样的。当接收到数据后会直接将接收到的数据置入该缓冲器,并同 时由控制电路向本地总线发出通知,以便让本地总线将缓冲器内的数据读走,这样在响应(等待和读取)的过程中仍然能通过缓冲器来接收数据。而发送发送的过程 刚刚相反,本地总线可一直向发送缓冲写入数据直到器填满为止,而无需对每个数据的发送进行等待。这就是基本的收发流
通常在串口控制器上会有两个FIFO用作接收和发送的缓冲,至少在我所接触的几款CPU是这样的。当接收到数据后会直接将接收到的数据置入该缓冲器,并同 时由控制电路向本地总线发出通知,以便让本地总线将缓冲器内的数据读走,这样在响应(等待和读取)的过程中仍然能通过缓冲器来接收数据。而发送发送的过程 刚刚相反,本地总线可一直向发送缓冲写入数据直到器填满为止,而无需对每个数据的发送进行等待。这就是基本的收发流